本站小編為你精心準(zhǔn)備了EDA在課程設(shè)計中的應(yīng)用參考范文，愿這些范文能點燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

摘要：本文分析了傳統(tǒng)的數(shù)字電子技術(shù)課程設(shè)計的不足，闡述了在課程設(shè)計中引入eda技術(shù)的必要性和優(yōu)越性。

關(guān)鍵詞：課程設(shè)計；EDA；實驗平臺

進入21世紀(jì)以來，隨著微電子技術(shù)、電子技術(shù)和計算機技術(shù)的飛速發(fā)展，數(shù)字電子技術(shù)及其應(yīng)用向著更為深入、更為廣泛的層次擴展。電子產(chǎn)品的設(shè)計周期和上市時間日益縮短，電子產(chǎn)品的功能更加豐富，性能更加優(yōu)良，由此推動了電子系統(tǒng)設(shè)計技術(shù)向電子設(shè)計自動化EDA方向發(fā)展，并且對EDA技術(shù)及其應(yīng)用提出了更高的要求。

1.課程設(shè)計的背景

中國石油大學(xué)（華東）的“電工電子學(xué)”課程是“國家級精品課程”，以著重培養(yǎng)學(xué)生的系統(tǒng)觀念、工程觀念、科技創(chuàng)新等基本素質(zhì)為教學(xué)方針。多年來在教學(xué)和科研中緊跟電子技術(shù)發(fā)展的每一個關(guān)鍵時刻，教學(xué)組的教師都適時地對內(nèi)容體系和教材進行更新和完善，堅持不斷進行課程改革，取得了豐碩的成果。“數(shù)字電子技術(shù)課程設(shè)計”是為大二學(xué)生暑期開設(shè)的一門必修課程，它是“數(shù)字電子技術(shù)基礎(chǔ)”和“電子技術(shù)實驗”等課程的后續(xù)課程，主要以培養(yǎng)學(xué)生的實踐能力和創(chuàng)新精神為目標(biāo)，加深學(xué)生對理論知識的理解，切實提高動手和解決問題的能力。

2.課程設(shè)計的選題

針對電子專業(yè)的特點，我們在數(shù)字電子技術(shù)課程設(shè)計部分采用了“基于復(fù)雜可編程邏輯器件(CPLD)實現(xiàn)電阻、電感、電容的測量”這一題目。測量工作原理是將被測量轉(zhuǎn)換成頻率，由CPLD實現(xiàn)頻率的計算，并轉(zhuǎn)換成被測量信號后輸出顯示。電阻、電感、電容經(jīng)過轉(zhuǎn)化電路，完成電阻/頻率(R/F)轉(zhuǎn)換，電容/頻率(C/F)轉(zhuǎn)換，電感/頻率(L/F)轉(zhuǎn)換。用CPLD測量其頻率，具體功能分塊包括：多路選擇開關(guān)、分頻器、時間閘門計數(shù)器、測量計數(shù)器等。頻率測量的主要部件是一個帶門控計數(shù)端的計數(shù)器（測量計數(shù)器），被測信號（被測頻率）由此計數(shù)器計數(shù)。如果門控計數(shù)器的開門計數(shù)時間恰好為1秒，則測量計數(shù)器的計數(shù)值就是輸入信號的頻率。若改變開門計數(shù)時間，即可改變頻率測量的量程。如開門時間為0.1秒，則量程為×10，開門時間為0.01秒，量程為×100，開門時間為0.001秒，量程為×1000。由計數(shù)器的數(shù)值即可換算電阻、電感、電容的大小。本課題要求設(shè)計一個測量電阻、電感、電容的4位十進制數(shù)字顯示的數(shù)顯儀表，根據(jù)頻率計的測頻原理，由測頻量程需要，選擇合適的時基信號即閘門時間，對輸入被測信號進行計數(shù)，實現(xiàn)測量的目的。其數(shù)顯測量范圍為0-99990Hz，滿刻度量程分為9999、99990兩檔，手動轉(zhuǎn)換量程，當(dāng)輸入計數(shù)值大于實際量程時有溢出指示。

3.課程設(shè)計的實現(xiàn)

(1)按照現(xiàn)代數(shù)字系統(tǒng)的Top-Down模塊化設(shè)計方法，提出數(shù)字頻率計的整體設(shè)計方案，并進行正確的功能劃分，分別提出并實現(xiàn)控制器、受控器模塊化子系統(tǒng)的設(shè)計方案。(2)針對ispLEVER的EDA設(shè)計環(huán)境，采用VerilogHDL語言，完成受控器模塊（測量計數(shù)器）的設(shè)計，并采用Abel語言編程進行仿真。(3)在ispLEVER的EDA設(shè)計環(huán)境中，完成基于Verilog語言實現(xiàn)的控制器模塊（閘門計數(shù)器，量程開關(guān)，選擇開關(guān)）的設(shè)計，并采用Abel語言進行仿真。(4)基于ispLEVER的EDA設(shè)計環(huán)境，采用VerilogHDL語言或原理圖，完成頂層模塊的設(shè)計并采用Abel語言編寫測試向量文件進行仿真。

4.結(jié)束語

通過課程設(shè)計的鍛煉，學(xué)生可以增強綜合分析問題及解決問題的能力，激發(fā)學(xué)習(xí)興趣和潛在的能動性。有學(xué)生在總結(jié)報告中寫道：“通過這次課程設(shè)計，我切身體會到給出一個命題，利用Verilog語言編程實現(xiàn)這個命題，并利用軟件模擬仿真，看功能是否得以實現(xiàn)的全過程。一方面學(xué)到了許多新知識，另一方面使我們對數(shù)字電子設(shè)計的全過程有了一個全面的了解，同時也深刻感受到利用EDA軟件實現(xiàn)電子設(shè)計的強大優(yōu)勢。這樣的課程設(shè)計很適合我們，使我們受益匪淺”。

作者:張勇 張冬至 單位:中國石油大學(xué)信息與控制工程學(xué)院

參考文獻(xiàn)：

[1]王君紅,劉復(fù)玉,任旭虎.“電工電子學(xué)”實驗教學(xué)模式改革[J].實驗科學(xué)與技術(shù),2012,10(5):76-78.

[2]于云華.數(shù)字電子技術(shù)基礎(chǔ)[M].東營:中國石油大學(xué)出版社,2008:392-399.